최대 11배 빨라진 PIM 반도체 네트워크 개발아시아경제 기사제공: 2025-02-19 08:05:39

국제 공동 연구진이 기존의 핌(Processing-in-Memory·PIM, 프로세싱 인 메모리) 반도체가 통신을 할 때 외부로 연결되는 중앙 처리 장치(CPU)를 통해야 하는 문제점으로 발생한 병목현상을 해결했다.

한국과학기술원(KAIST·카이스트)은 김동준 전기및전자공학부 교수 연구팀이 미국 노스이스턴 대학, 보스턴 대학, 스페인 무르시아 대학의 저명 연구진과 'PIM 반도체 간 집합 통신에 특화된 인터커넥션 네트워크 아키텍처'를 통한 공동연구로 PIM 반도체의 통신 성능을 비약적으로 향상하는 기법을 개발했다고 19일 밝혔다.

연구진은 기존 PIM 반도체가 갖는 메모리 내부 연산 장치 간 통신 구조의 한계를 밝혔다.
또 기존에 메모리 내부에 존재하는 데이터 이동을 위한 버스 구조를 최대한 활용하면서 각 연산장치를 직접적으로 상호 연결하는 '인터커넥션 네트워크 구조'를 적용해 PIM 반도체의 통신 성능을 극대화하는 기법을 제안했다.

이를 통해 PIM 반도체를 위한 연산 과정에서 통신 처리를 위한 CPU의 개입을 최소화해 PIM 반도체 시스템의 전체적인 성능과 활용성을 높인 PIM 반도체에 특화된 인터커넥션 네트워크 구조를 개발했다.

기존 PIM 반도체들이 통신하기 위해서는 CPU를 거쳐야만 하기 때문에 상당한 성능 손실이 있었다.
하지만, PIM 특화 인터커넥션 네트워크를 적용하면 기존 시스템 대비 애플리케이션 성능을 최대 11배 향상된다.
PIM 반도체의 내부 메모리 대역폭 활용률을 극대화하고, PIM 메모리 시스템의 규모가 커짐에 따라 통신 성능의 확장성이 함께 증가했기 때문이다.

최근 미국 전기전자공학회(IEEE) 컴퓨터 아키텍처 분야에서는 한국 최초로 2025 IEEE 펠로우(석학회원)로 선임돼 이 연구를 주도한 김 교수는 "데이터 이동(data movement)을 줄이는 것은 PIM을 포함한 모든 시스템 반도체에서 핵심적인 요소이며, PIM은 컴퓨팅 시스템의 성능과 효율성을 향상할 수 있다"면서 "하지만 PIM 연산장치 간 데이터 이동으로 성능 확장성이 제약될 수 있어 응용 분야가 제한적이다.
PIM 인터커넥트가 이에 대한 해법이 될 수 있다"고 설명했다.

손효준 KAIST 전기및전자공학부 박사과정이 제1 저자로 참여한 이번 연구는 미국 네바다주 라스베이거스에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 'HPCA 2025(31t IEEE International Symposium on High Performance Computer Architecture')에서 다음 달 발표될 예정이다.